一、项目基本情况

原公告的采购项目编号：(略)

原公告的采购项目名称：(略)

首次公告日期：(略)

二、更正信息

更正事项：(略)

更正内容：

（一）谈判文件第二章采购需求一览表删除技术要求一列。

（二）谈判文件第二章技术规格及要求增加一项“数字音频矩阵”，详细参数要求如下：

1、音频处理器是一台通用型可编程数字音频处理器；

2、支持(略)MIC/ Li ne输入；

3、输入通道支持(略)V幻象供电；

4、(略)个平衡线路输出；

5、DSP模块具有强大的处理能力；

6、每个输入通道均有反馈抑制器、噪声门、高通滤波、低通滤波、1s延时器、压限器、(略)段均衡（PEQ/ Hi ghShel f / LowShel f）；

7、每个输出通道具有高通滤波、低通滤波、(略)段均衡（PEQ/ Hi ghShel f / LowShel f）、压限器、2s延时器；

8、整机(略)×(略)全矩阵混音；

9、具有内置正弦波、粉红噪声、白噪声信号发生器；

(略)、不少于(略)个场景预设，可自定义标签；

(略)、前面板带LCD显示屏显示I P地址、当前预设状态、当前运行时间；

(略)、支持墙面控制面板操控。

(略)、DSP频率、处理能力 ADI ADSP-(略) (略)Mhz，(略)MIPS/(略) MFLOP。

(略)、输出阻抗 (略)Ω

(略)、共模抑制比(CMRR) >(略)dB @ 1 kHz/

(略)、前置放大等效输入噪声(EI N) <-(略) dBu, 2 2Hz - (略)kHz

(略)、本底噪声 -(略)dBu（无记权）/

(略)、幻象电源 +(略) VDC

(略)、音频输出 8～(略)路平衡线路电平，凤凰插头/

(略)、标称输出电平 0 dBu线路电平

(略)、信道间串扰 >-(略) dB @ 1 kHz, 典 型

(略)、核心算法 矩阵混音、自动混音，选配：(略)

(略)、采样频率/量化 (略) kHz，(略)Bi t ADC，(略)Bi t DAC。

(略)、频率响应 (略) Hz – (略) kHz, + /- 0. 2 dB。

(略)、动态范围 (略) dB，ADC, DAC。

(略)、总谐波失真 <0. (略)%；1kHz@+4dBu、<0. (略)%；(略)Hz～(略)kHz@+4dBu

(略)、DSP频率、处理能力 (略)Mhz，(略)MIPS,(略) MFLOP/

(略)、采样频率/量化 (略) kHz，(略)Bi t ADC，(略)Bi t DAC

(略)、音频输入 8～(略)路平衡输入，凤凰插头/

(略)、默认输入、输出电平 +0 dBu

(略)、话筒前置放大增益 0－(略) dB模拟增益，(略)dB数字增益/

(略)、最大输入电平 +(略)dBu

(略)、输入阻抗 >5 kΩ平衡，>3kΩ非平衡

（三）谈判时间、提交谈判响应文件截止时间、递交谈判保证金截止时间修改为(略)年5月(略)日9：(略)

更正日期：(略)

三、其他补充事宜

详情见附件

四、凡对本次公告内容提出询问，请按以下方式联系。

1.采购人信息

名 称：(略)

地址：(略)

联系方式：(略)

2.采购代理机构信息

名 称：(略)

地　址：(略)

联系方式：(略)

3.项目联系方式

项目联系人：(略)

电　话：(略)